基于FPGA的双口RAM设计方法

ARM 120浏览

基于FPGA的双口RAM设计方法

Daniel 2015-6-8

 

         在一个项目中使用了双口RAM CY7C025AV,8KX16bit,用于ARM和DSP之前的数据交换,ARM基于STM32的FSMC总线,包含13根地址线,16根数据线,还有CS、OE、WE等控制信号;DSP是基于EFIM接口,包含21根地址线,16根数据线,还有CS、OE、WE等信号,使用CY7C025AV可以实现数据双向无障碍传输。

        由于项目优化,使用一片FPGA代替CY7C025AV实现双口RAM,需要设计实现数据的存储于读写。其实实现一个基本功能的双口RAM是比较简单的,使用CS、OE、WE信号组合实现数据的读写信号:

        assign arm_fpga_read = (!arm_nce)&&(!arm_noe)&& arm_nwe;

        assign arm_fpga_write = (!arm_nce)&&(!arm_nwe)&&(arm_noe);

        当arm_fpga_read有效时,将RAM中的数据取出到ARM数据总线上;当arm_fpga_write信号有效时将ARM地址线和数据线上的数据锁存到RAM对应的地址上去。结构示意图如下所示:

   图1 使用FPGA实现双口RAM的基本结构

 

         如何避免双口RAM两端对同一地址同时读写?一个方法就是在ARM与DSP通信时在时序上保证ARM和DSP不会同时读写同一地址,将ARM和DSP可写地址范围进行分区,无论任何一方写完数据后都通过IO发送中断通知对方,对方进行数据读取,这样是比较可靠的;另外一个办法就是在fpga里设置写busy信号,实现两端写同步。