ARM编程模型

ARM 253浏览

1. ARM处理器的工作状态

1)从编程的角度看,ARM微处理器的工作状态一般有两种,并可在两种状态之间切换:
    • ARM状态:此时处理器执行32位的字对齐的ARM指令;
    • Thumb状态:此时处理器执行16位的、半字对齐的Thumb指令。

2) Thumb和ARM

     THUMB指令是ARM指令的子集,可以相互调用,只要遵循一定的调用规则,Thumb指令与ARM指令的时间效率和空间效率关系为:
     • 存储空间约为ARM代码的60%~70%
     • 指令数比ARM代码多约30%~40%
     • 存储器为32位时ARM代码比Thumb代码快约40%
     • 存储器为16位时Thumb比ARM代码快约40~50%
     • 使用Thumb代码,存储器的功耗会降低约30%

3. 状态切换方法
     ARM指令集和Thumb指令集均有切换处理器状态的指令,并可在两种工作状态之间切换,在开始执行代码时,应该处于ARM状态。

    • 进入Thumb状态
       当操作数寄存器的状态位(位0)为1时,可以采用执行BX指令的方法,使微处理器从ARM状态切换到Thumb状态。当处理器处于Thumb状态时发生异常(如IRQ、FIQ、Undef、Abort、SWI等),则异常处理返回时,自动切换到Thumb状态。
    • 切换到ARM状态
      当操作数寄存器的状态位为0时,执行BX指令时可以使微处理器从Thumb状态切换到ARM状态。在处理器进行异常处理时,把PC指针放入异常模式链接寄存器中,并从异常向量地址开始执行程序,也可以使处理器切换到ARM状态。 

2. ARM处理器的工作模式

 ARM有以下7种工作模式:

  • usr:ARM处理器正常的程序执行状态
  • fiq:用于高速数据传输或通道处理
  • irq:用于通用的中断处理
  • svc:操作系统使用的保护模式
  • abt:用于虚拟存储及存储保护
  • und:当出现未定义指令终止时进入该模式
  • sys:运行具有特权的操作系统任务

 2.1 用户模式和特权模式

    除了用户模式之外的其他6种处理器模式称为特权模式,特权模式中,除系统模式外,其他5种模式又称为异常模式。
     特权模式下,程序可以访问所有的系统资源,也可以任意地进行处理器模式的切换。
    • 大多数的用户程序运行在用户模式下,此时,应用程序不能够访问一些受操作系统保护的系统资源,应用程序也不能直接进行处理器模式的切换。用户模式下,当需要进行处理器模式切换时,应用程序可以产生异常处理(如SWI),在异常处理中进行处理器模式的切换。

2.2 模式切换

    • 处理器模式可以通过软件进行切换,也可以通过外部中断或者异常处理过程进行切换。
    • 当应用程序发生异常中断时,处理器进入相应的异常模式。在每一种异常模式下都有一组寄存器,供相应的异常处理程序使用,这样就可以保证在进入异常模式时,用户模式下的寄存器不被破坏。
    • 系统模式并不是通过异常进入的,它和用户模式具有完全一样的寄存器。但是系统模式属于特权模式,可以访问所有的系统资源,也可以直接进行处理器模式切换。它主要供操作系统任务使用。通常操作系统的任务需要访问所有的系统资源,同时该任务仍然使用用户模式的寄存器组,而不是使用异常模式下相应的寄存器组,这样可以保证当异常中断发生时任务状态不被破坏。  

3. ARM处理器的存储器格式

    ARM体系结构所支持的最大寻址空间为4GB(232字节)
    ARM体系结构将存储器看作是从零地址开始的字节的线性组合。从零字节到三字节放置第一个存储的字数据,从第四个字节到第七个字节放置第二个存储的字数据,依次排列。ARM体系结构可以用两种方法存储字数据,称之为大端格式和小端格式。

 3.1 大端格式

    在这种格式中,字数据的高字节存储在低地址中,而字数据的低字节则存放在高地址中。

 3.2 小端格式

    与大端存储格式相反,在小端存储格式中,低地址中存放的是字数据的低字节,高地址存放的是字数据的高字节。


3.3 指令长度及数据类型

     ARM微处理器的指令长度可以是32位(在ARM状态下),也可以为16位(在Thumb状态下)。
     ARM微处理器中支持字节(8位)、半字(16位)、字(32位)三种数据类型,其中,字需要4字节对齐(地址的低两位为0)、半字需要2字节对齐(地址的最低位为0)。
  

4. ARM 处理器的寄存器组织

     ARM微处理器共有37个32位物理寄存器,其中31个为通用寄存器,6个为状态寄存器。但是这些寄存器不能被同时访问,具体哪些寄存器是可编程访问的,取决微处理器的工作状态及具体的运行模式。但在任何时候,通用寄存器R14~R0、程序计数器PC、一个或两个状态寄存器都是可访问的。

     通用寄存器:通用寄存器包括R0~R15,可以分为三类:

     未分组寄存器R0~R7
      分组寄存器R8~R14
     程序计数器PC(R15)

 

 

4.1 未分组寄存器R0~R7 (8个物理寄存器)

      在所有的运行模式下,未分组寄存器都指向同一个物理寄存器,他们未被系统用作特殊的用途,因此,在中断或异常处理进行运行模式转换时,由于不同的处理器运行模式均使用相同的物理寄存器,可能会造成寄存器中数据的破坏,这一点在进行程序设计时应引起注意。

4.2 分组寄存器R8~R12 (5x2=10个物理寄存器)

     每次所访问的物理寄存器与处理器当前的运行模式有关,R8~R12:每个寄存器对应两个不同的物理寄存器:
     • 当使用fiq模式时,访问寄存器R8_fiq~R12_fiq;
     • 当使用除fiq模式以外的其他模式时,访问寄存器R8_usr~R12_usr。 

4.3 分组寄存器R13~R14 (2x6=12 个物理寄存器)

      R13、R14:每个寄存器对应6个不同的物理寄存器,其中的一个是用户模式与系统模式共用,另外5个物理寄存器对应于其他5种不同的运行模式。采用以下的记号来区分不同的物理寄存器:
     • R13_<mode>
     • R14_<mode>
     mode为以下几种之一:usr、fiq、irq、svc、abt、und。

4.3.1 堆栈指针—R13

      R13在ARM指令中常用作堆栈指针,但这只是一种习惯用法,用户也可使用其他的寄存器作为堆栈指针。在Thumb指令集中,某些指令强制性的要求使用R13作为堆栈指针。由于处理器的每种运行模式均有自己独立的物理寄存器R13,在初始化部分,都要初始化每种模式下的R13,这样,当程序的运行进入异常模式时,可以将需要保护的寄存器放入R13所指向的堆栈,而当程序从异常模式返回时,则从对应的堆栈中恢复。

4.3.2 子程序连接寄存器—R14

     R14也称作子程序连接寄存器或连接寄存器LR。当执行BL子程序调用指令时,可以从R14中得到R15(程序计数器PC)的备份。其他情况下,R14用作通用寄存器。
     在每一种运行模式下,都可用R14保存子程序的返回地址,当用BL或BLX指令调用子程序时,将PC的当前值拷贝给R14,执行完子程序后,又将R14的值拷贝回PC,即可完成子程序的调用返回。
BL SUB1
 ……
 SUB1: STMFD SP!, {<regs>, LR} /*将R14存入堆栈*/
 ……
 LDMFD SP!,{<regs>,PC}/*完成子程序返回 */

4.4 程序计数器PC(R15) (1个物理寄存器)

       ARM状态下,位[1:0]为0,位[31:2]用于保存PC;
       Thumb状态下,位[0]为0,位[31:1]用于保存PC;
       R15虽然也可用作通用寄存器,但一般不这么使用,因为对R15的使用有一些特殊的限制,当违反了这些限制时,程序的执行结果是未知的。
        由于ARM体系结构采用了多级流水线技术,对于ARM指令集而言,PC总是指向当前指令的下两条指令的地址,即PC的值为当前执行指令的地址值加8个字节。

4.5 程序状态寄存器(CPSR/SPSR) (6个物理寄存器:1个CPSR+5个SPSR)

      寄存器R16用作CPSR(当前程序状态寄存器),CPSR可在任何运行模式下被访问,它包括条件标志位、中断禁止位、当前处理器模式标志位,以及其他一些相关的控制和状态位。

      每一种运行模式下又都有一个专用的物理状态寄存器,称为SPSR(备份的程序状态寄存器),异常发生时,SPSR用于保存CPSR的值,从异常退出时则可由SPSR来恢复CPSR。

      由于用户模式和系统模式不属于异常模式,他们没有SPSR,当在这两种模式下访问SPSR,结果是未知的。

4.6 Thumb状态下的寄存器

      Thumb状态下的寄存器集是ARM状态下寄存器集的一个子集,程序可以直接访问8个通用寄存器(R0~R7)、程序计数器(PC)、堆栈指针(SP)、连接寄存器(LR)和CPSR。同样,每一种特权模式下都有一组SP、LR和SPSR。Thumb状态下的寄存器与ARM状态下的寄存器关系如下图所示:

       在Thumb状态下,高位寄存器R8~R15并不是标准寄存器集的一部分,但可使用汇编语言程序受限制的访问这些寄存器,将其用作快速的暂存器。使用带特殊变量的MOV指令,数据可以在低位寄存器和高位寄存器之间进行传送;高位寄存器的值可以使用CMP和ADD指令进行比较或加上低位寄存器中的值。

4.7 程序状态寄存器

        ARM体系结构包含一个当前程序状态寄存器(CPSR)和五个备份的程序状态寄存器(SPSRs)。备份的程序状态寄存器用来进行异常处理,其功能包括:
       • 保存ALU中的当前操作信息
       • 控制允许和禁止中断
       • 设置处理器的运行模式

4.7.1 条件码标志

        N、Z、C、V均为条件码标志位。它们的内容可被算术或逻辑运算的结果所改变,并且可以决定某条指令是否被执行。
       • 在ARM状态下,绝大多数的指令都是有条件执行的。
       • 在Thumb状态下,仅有分支指令是有条件执行的。

      影响标志位的指令如下表:

标志位       含义
N
当用两个补码表示的带符号数进行运算时,N=1 表示运算的结果为负数;N=0 表示运算的结果为正数或零
Z
Z=1 表示运算的结果为零;Z=0表示运算的结果为非零
C
加法运算结果进位时,C=1,减法运算借位时,C=0; 移位操作的非加/减运算指令,C为移出的最后一位; 其他的非加/减运算指令,C的值通常不改变
V 加/减法运算指令,V=1表示符号位溢出。对于其他的非加/减运算指令,C的值通常不改变
Q 在ARM v5及以上版本的E系列处理器中,Q标志指示DSP运算指令是否溢出。在其他版本中,Q标志位无定义

4.7.2 控制位

      状态寄存器的低8位(I、F、T和M[4:0])称为控制位,发生异常时这些位可以被改变。如果处理器运行特权模式,这些位也可以由程序修改。
    •中断禁止位I、F:
         • I=1   禁止IRQ中断;
         • F=1   禁止FIQ中断。
    •T标志位:该位反映处理器的运行状态
         • ARM体系结构v5及以上的版本的T系列处理器,当该位为1时,程序运行于Thumb状态,否则运行于ARM状态。
         • ARM体系结构v5及以上的版本的非T系列处理器,当该位为1时,执行下一条指令以引起为定义的指令异常;  当该位为0时,表示运行于ARM状态。
    •运行模式位M[4:0]是模式位,决定处理器的运行模式

 

5. ARM 异常处理

        当正常的程序执行流程发生暂时的停止时,称之为异常示例处理一个外部的中断请求。在处理异常之前,当前处理器的状态必须保留,这样当异常处理完成之后,当前程序可以继续执行。处理器允许多个异常同时发生,它们将会按固定的优先级进行处理。
       ARM体系结构中的异常,与8位/16位体系结构的中断有很大的相似之处,但异常与中断的概念并不完全等同。

      ARM体系结构所支持的异常类型:

 

5.1 对异常的响应

     当一个异常出现以后,ARM微处理器会执行以下几步操作:
      • 将下一条指令的地址存入相应连接寄存器LR,以便程序在处理异常返回时能从正确的位置重新开始执行。
      • 将CPSR复制到相应的SPSR中。
      • 根据异常类型,强制设置CPSR的运行模式位。
      • 强制PC从相关的异常向量地址取下一条指令执行,从而跳转到相应的异常处理程序处。
 

        处理器处于Thumb状态,则当异常向量地址加载入PC时,处理器自动切换到ARM状态。ARM微处理器对异常的响应过程用伪码可以描述为:

 R14_<Exception_Mode> = Return Link
 SPSR_<Exception_Mode> = CPSR
 CPSR[4:0] = Exception Mode Number
 CPSR[5] = 0   // 在ARM状态下执行
 If <Exception_Mode> == Reset or FIQ then
 CPSR[6] = 1   // 禁止FIQ
 CPSR[7] = 1   // 禁止IRQ
 PC = Exception Vector Address // 转入异常入口地址

5.2 从异常返回

   异常处理完毕之后,ARM微处理器会执行以下几步操作从异常返回: 
    • 将连接寄存器LR的值减去相应的偏移量后送到PC中。
    • 将SPSR复制回CPSR中。
    • 若在进入异常处理时设置了中断禁止位,要在此清除。
    • 可以认为应用程序总是从复位异常处理程序开始执行的,因此复位异常处理程序不需要返回。

5.2.1 FIQ (Fast Interrupt Request)

     FIQ异常是为了支持数据传输或者通道处理而设计的。
     若将CPSR的F位置为1,则会禁止FIQ中断,若将CPSR的F位清零,处理器会在指令执行时检查FIQ的输入。注意只有在特权模式下才能改变F位的状态。
     可由外部通过对处理器上的nFIQ引脚输入低电平产生FIQ。不管是在ARM状态还是在Thumb状态下进入FIQ模式,FIQ处理程序均可以执行以下指令从FIQ模式返回:
     SUBS   PC,R14_fiq ,#4

5.2.2 IRQ (Interrupt Request)

        IRQ异常属于正常的中断请求,可通过对处理器的nIRQ引脚输入低电平产生,IRQ的优先级低于FIQ,当程序执行进入FIQ异常时,IRQ可能被屏蔽。
       若将CPSR的I位置为1,则会禁止IRQ中断,若将CPSR的I位清零,处理器会在指令执行完之前检查IRQ的输入。注意只有在特权模式下才能改变I位的状态。
       不管是在ARM状态还是在Thumb状态下进入IRQ模式,IRQ处理程序均可以执行以下指令从IRQ模式返回:
       SUBS  PC , R14_irq , #4

5.2.3 ABORT(中止)

       产生中止异常意味着对存储器的访问失败。ARM微处理器在存储器访问周期内检查是否发生中止异常。
       中止异常包括两种类型:
            • 指令预取中止:发生在指令预取时。
            • 数据中止:发生在数据访问时。
       当指令预取访问存储器失败时,存储器系统向ARM处理器发出存储器中止(Abort)信号,预取的指令被记为无效,但只有当处理器试图执行无效指令时,指令预取中止异常才会发生,如果指令未被执行,示例在指令流水线中发生了跳转,则预取指令中止不会发生。
       若数据中止发生,系统的响应与指令的类型有关。
       当确定了中止的原因后,Abort处理程序均可以执行以下指令从中止模式返回,无论是在ARM状态还是Thumb状态:
       SUBS PC, R14_abt, #4  ;指令预取中止
       SUBS PC, R14_abt, #8  ;数据中止

5.2.4 Software Interruupt(软件中断)

       软件中断指令(SWI)用于进入管理模式(svc),常用于请求执行特定的管理功能。软件中断处理程序执行以下指令可以从SWI模式返回,无论是在ARM状态还是Thumb状态:
       MOVS  PC , R14_svc
       以上指令恢复PC(从R14_svc)和CPSR(从SPSR_svc) 的值,并返回到SWI的下一条指令。

5.2.5 Undefined Instruction(未定义指令)

     当ARM处理器遇到不能处理的指令时,会产生未定义指令异常。采用这种机制,可以通过软件仿真扩展ARM或Thumb指令集。
     处理器执行以下程序返回,无论是在ARM状态还是Thumb状态:
     MOVS PC, R14_und
     以上指令恢复PC(从R14_und)和CPSR(从SPSR_und)的值,并返回到未定义指令后的下一条指令。

 5.2.6 异常向量表(Exception Vectors)

5.2.7 异常优先级(Exception Priorities)

 

5.2.8 应用程序中的异常处理

       当系统运行时,异常可能会随时发生,为保证在ARM处理器发生异常时不至于处于未知状态,在应用程序的设计中,首先要进行异常处理,采用的方式是在异常向量表中的特定位置放置一条跳转指令,跳转到异常处理程序,当ARM处理器发生异常时,程序计数器PC会被强制设置为对应的异常向量,从而跳转到异常处理程序,当异常处理完成以后,返回到主程序继续执行。

      我们需要处理所有的异常,尽管我们可以简单的在某些异常处理程序处放置死循环。