ADI专家谈为什么需要高速转换器转FPGA串行接口?(下)

ARM 153浏览

为什么需要高速转换器转FPGA串行接口 

ADI华中区销售经理张靖告诉记者,JESD204数据转换器串行接口标准由JEDEC委员会制定,旨在标准化并减少高速数据转换器与FPGA(现场可编程门阵列)等其它器件之间的数据输入/输出数目。更少的互连可简化布局布线,并支持实现更小尺寸的解决方案,同时不影响整体系统性能。这些特性对于克服许多高速ADC应用的系统尺寸和成本限制非常重要,包括无线基础设施(GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA)、收发器架构、软件定义无线电、便携式仪器仪表、医疗超声设备、雷达和安全通信等军用/航空应用。

 

       据介绍,并行接口的物理布局限制和串行 LVDS(低压差分信号)方法的比特率限制目前给设计人员带来了技术障碍。而高速转换器转FPGA串行接口,一是可简化整体系统设计,具有更小/更少的布线数量,电路板走线设计更轻松。针对更小型的系统,客户需要更简单的布局设计。二是可减少引脚数,从高引脚数低速度并行接口升级到低引脚数高速度串行接口,可使发射端和接收端同时减少,也使集成嵌入式时钟进一步减少引脚数。三是降低系统成本,具有更小的IC封装和电路板设计可降低成本。四是能轻松扩展满足未来带宽需要,更小的几何尺寸、更快地速度,能更好地适应各种标准。

 

       张靖表示,ADI公司是JEDEC JESD204标准委员会的创始成员,可开发出了兼容的数据转换器技术和工具,并推出了全面的产品路线图,从而全力帮助客户充分利用这一重大接口技术突破。

 

 双通道14/250 MSPS ADC AD9250 

      为了解决这一需求, ADI最近推出采用 JEDEC JESD204B 串行输出数据接口标准的双通道14位250 MSPS 模数转换器 AD9250。张靖强调,AD9250 ADC 是市场上首款完全达到 JESD204B Subclass 1确定性延迟要求的250 MSPS ADC,此功能通过一个串行接口支持多个数据转换通道精密同步。

 

 

 

图四,双通道14位250 MSPS 模数转换器 AD9250架构图。

 

        张靖介绍说,AD9250 ADC的串行接口方案通过单通道或双通道链路提供高达5 Gbps 的采样率。使用两个串行通道可支持250 MSPS全速双通道模数转换数据速率,单个通道则用于支持较低的采样率。目前已有FPGA 供应商,例如,Xilinx公司在其最新一代产品中片内集成JESD204B SerDes(串行化器/解串器)端口。针对模拟信号链的这种端到端无缝连接方案可简化 PCB 布局,加快原型开发,使产品更快上市。

 

         AD9250 转换器的 JESD204B 串行接口将每个 IC 所需高速差分输出数据路径的数目从多达28个减至2个。每个上电周期以及经过链路重新同步事件后,其 Subclass 1确定性延迟功能都是可重复的。此功能在以下应用中很重要:分集无线电系统和仪器仪表、TD-SCDMA/WCDMA/LTE(尤其是2R2T >8R8T演进)等多模式数字接收机应用、雷达/防务电子、医疗成像系统、电缆基础设施以及通用软件无线电。

 

       双通道14位250 MSPS ADC AD9250主要特性和性能还体现在,具有 Subclass 1确定性延迟的 JESD204B 编码串行数字输出 信噪比 (SNR):70.6 dBFS(185 MHz输入,250 MSPS) 无杂散动态范围 (SFDR):88 dBc(185 MHz输入,250 MSPS) 中频采样频率最高达400 MHz 95 dB通道隔离/串扰 低功耗和小封装尺寸。

 

        ADI推出的评估套件,AD9250-250EBZ (250 MSPS)、AD9250-170EBZ (170 MSPS)和AD6673-250EBZ DUT板,与辅助高速数据采集卡 HSC-ADC-EVALDZ,构成 AD9250的完整评估系统,它针对信号性能进行了优化。采集到的数据可以利用笔记本电脑和 ADI 免费软件 VisualAnalog进行分析。为了与 FPGA 开发平台兼容,DUT 板可以使用 CVT-ADC-FMC-INTPZB FMC 内插器连接器。

 

 

图五,AD9250-250EBZ (250 MSPS) 评估套件。

 

         ADI 公司的这款产品为 FPGA 系统中的模拟信号链设计提供了一种新的高度集成方法。双通道14位 ADC AD9250具备的宽带信号处理性能,其简化的接口为软件定义无线电和医疗超声领域的下一代 FPGA 应用扫清了设计障碍。对于许多系统设计师来说,实现高性能模拟信号链所面对的 I/O 挑战现在有了一个精巧的解决方案。”